삼성전자, FMS 2026서 AI 메모리 '수직 적층' 승부…zHBM·400단 낸드 공개

가속기 위에 HBM 쌓아 데이터 이동거리 단축…HBM5보다 성능 8배

웨이퍼 본딩 적용한 V10 낸드 공개…설계부터 패키징까지 통합 대응

삼성전자 V10 BV-낸드(NAND) 제품 이미지 [사진=삼성전자]

삼성전자가 인공지능 가속기 위에 고대역폭메모리(HBM)를 직접 쌓는 차세대 3차원 메모리 구조를 공개했다. 기존 HBM의 수평 배치 방식에서 벗어나 데이터 이동거리와 전력 소모를 줄이면서 AI 반도체 설계와 생산 및 패키징을 함께 제공하는 전략을 구체화했다.

삼성전자는 4~6일(현지시간) 미국 캘리포니아주 산타클라라에서 열리는 'FMS 2026'에서 차세대 3D 메모리인 'zHBM'과 'zNAND-O' 목업을 처음 선보였다고 밝혔다. 400단 이상으로 적층한 10세대 V낸드 'V10 BV-NAND'도 공개했다.

zHBM은 AI 가속기 옆에 HBM을 배치하던 기존 구조와 달리 가속기 위에 메모리를 수직으로 적층하는 방식이다. 연산장치와 메모리 사이의 데이터 이동거리를 줄여 대역폭과 전력 효율을 높이는 데 초점을 맞췄다.

삼성전자에 따르면 zHBM 기반 시스템은 HBM5보다 성능을 최대 8배 높일 수 있다. 전력 대비 성능은 최대 3배 개선되고 열 저항은 절반 이하로 낮아질 것으로 예상된다.

가속기와 메모리 사이에는 맞춤형 기능을 넣을 수 있는 인터레이어가 적용된다. 고객사가 개발하는 AI 프로세서에 맞춰 메모리 용량과 연산 기능 및 데이터 처리 구조를 조정하는 방식이다.

다만 이번에 공개된 제품은 실제 양산품이 아닌 목업이다. 향후 고객사와의 공동 설계와 열관리 기술 검증을 거쳐 상용화 일정이 결정될 것으로 보인다.

낸드플래시에서도 수직 적층 범위를 넓혔다. zNAND-O는 V낸드 기술에 실리콘관통전극을 결합해 낸드 칩을 4단 또는 8단으로 패키징하는 제품이다. 스마트폰과 PC 등 온디바이스 AI 환경에서 데이터 로딩 속도와 공간 효율을 높이는 데 활용될 전망이다.

삼성전자는 400단 이상의 V10 BV-NAND도 공개했다. 셀과 주변회로를 별도로 만든 뒤 웨이퍼를 수직으로 접합하는 본딩 기술과 3개의 셀 구조를 연결하는 적층 방식을 적용했다.

이를 통해 동일한 면적에 저장할 수 있는 데이터양을 전 세대보다 약 58% 높였다는 설명이다. 읽기와 쓰기 및 입출력 성능도 개선해 AI 데이터센터용 고용량 저장장치 시장에 대응할 계획이다.

키옥시아도 지난 6월 400단 이상 10세대 BiCS 플래시 개발 계획을 공개해 낸드 경쟁은 단순한 적층 단수보다 집적도와 소비전력 및 생산비를 함께 낮추는 방향으로 전개될 것으로 관측된다.

삼성전자는 이번 행사에서 HBM4E와 HBM5 및 메모리 내부에서 일부 연산을 수행하는 LPDDR5X-PIM도 함께 전시했다. 기업용 SSD인 PM1763과 초고용량 제품 BM1773을 통해 AI 학습과 추론에 필요한 저장장치 수요에도 대응한다.

이번 기술 공개는 삼성전자가 메모리 제품 자체의 성능 경쟁에서 반도체 시스템 구조를 함께 설계하는 방향으로 사업 범위를 넓히려는 움직임으로 풀이된다. AI 가속기와 메모리의 결합이 강화될수록 파운드리와 로직 설계 및 첨단 패키징 역량이 수주 경쟁에 미치는 영향도 커질 것으로 보인다.

삼성전자는 메모리와 시스템반도체 설계 및 파운드리와 패키징을 함께 보유한 사업 구조를 활용해 고객사의 제품 설계 단계부터 양산까지 지원한다는 방침이다. 차세대 3D 메모리가 실제 고객 제품에 적용되기 위해서는 수율과 발열 및 패키징 비용을 안정적으로 관리하는 것이 관건으로 꼽힌다.