이번 포럼은 세계 3대 반도체 표준화 기구인 국제전기기술위원회(IEC)의 반도체소자 기술위원회, 국제반도체장비재료협회(SEMI), 국제반도체표준협의회(JEDEC)의 전문가가 참여하여 첨단 반도체 패키징(후공정)과 인공지능(AI) 관련 반도체 표준화 동향을 논의했다.
우선 IEC 분야는 우리나라가 지난주 일본에서 열린 IEC 반도체소자 회의에서 제안한 신규 국제표준안 2건을 소개했다. 우리나라가 제안한 표준은 △범프(중간 구조물) 없이 웨이퍼 간 직접 접합하는 하이브리드 본딩 강도 평가방법 △전력반도체 웨이퍼 다이싱(절단) 정밀도 평가방법이다.
해당 표준은 웨이퍼 접합과 칩(다이) 분리 공정의 신뢰성을 객관적으로 평가하는 기준으로 향후 국내 반도체 패키징 및 공정 장비 기업들이 글로벌 고객사와의 사양 정합 및 중복 시험 부담을 줄이는데 도움이 될 것으로 전망된다.
김대자 국표원장은 "그간 세계무역기구(WTO) 체제에서 IEC와 같은 공적 국제표준이 무역의 공통언어로 작동해 왔지만 최근 SEMI·JEDEC 등 글로벌 사실상 표준의 영향력이 확대되고 있다"며 "국내 기업들이 이러한 글로벌 표준화 기구에서 주도적으로 참여할 수 있도록 지원해 나가겠다"고 밝혔다.
©'5개국어 글로벌 경제신문' 아주경제. 무단전재·재배포 금지



![[르포] 중력 6배에 짓눌려 기절 직전…전투기 조종사 비행환경 적응훈련(영상)](https://image.ajunews.com/content/image/2024/02/29/20240229181518601151_258_161.jpg)



