카이스트, 3차원 메모리 난제 풀었다…AI 반도체 성능 높이고 전력 낮춘다

이현진 연구원(뒷줄 왼쪽부터), 권지민 교수, 구현호 연구원, 정학순 박사, 이용우 박사, 앞줄 왼쪽부터 박민호 연구원, 조영민 박사, 양희수 연구원, 백승훈 연구원 등 카이스트 연구진이 기념촬영을 하고 있다. [사진=카이스트]

카이스트(KAIST) 연구팀이 AI 반도체의 성능은 높이고 전력 소모는 낮출 수 있는 차세대 메모리 소자 기술을 개발했다. 반도체를 위로 쌓는 3차원 구조의 고질적 약점으로 꼽혀온 결함 문제를 해결한 것이 특징이다.
 
카이스트는 20일 전기및전자공학부 권지민 교수 연구팀이 UNIST, 연세대학교 등 국내 연구진과 공동으로 차세대 메모리 소자인 산화물 수직 채널 트랜지스터(VCT)의 결함을 줄이고 성능과 안정성을 크게 높일 수 있는 새로운 다층 층간 절연막 구조를 개발했다고 밝혔다.
 
DRAM은 지난 수십 년간 소자 크기를 줄여 같은 면적에 더 많은 데이터를 저장하고 전력 소모를 낮추는 방향으로 발전해왔다. 그러나 반도체를 평면에서 계속 작게 만드는 방식이 물리적 한계에 가까워지면서, 소자를 위로 쌓아 집적도를 높이는 3차원 구조가 주목받고 있다.
 
VCT는 전류가 흐르는 채널을 기존 수평 방향이 아닌 수직 방향으로 만든 소자로, 제한된 면적에 더 많은 소자를 배치할 수 있어 고집적 메모리 구현에 유리하다. 채널 소재로 산화물 반도체를 사용하면 전류 누설 현상도 크게 줄일 수 있다.

 
문제는 산화물 반도체 내부에서 산소 원자가 있어야 할 자리가 비는 '산소 공공' 현상이었다. 이 빈자리가 많아지면 반도체의 전기적 특성이 달라져 소자가 안정적으로 작동하기 어렵다. 그렇다고 산소를 무작정 공급하면 산소가 금속 전극까지 이동해 전극이 산화되면서 오히려 성능이 떨어지는 부작용이 있어, 산소 이동을 정밀하게 조절하는 기술이 필요했다.
 
연구팀은 이를 해결하기 위해 질화규소·이산화규소·질화규소(SiN·SiO₂·SiN)로 구성된 새로운 다층 층간 절연막을 개발했다. 이 절연막을 단순한 전기 차단 용도를 넘어 산소의 이동을 조절하는 '산소 터널'로 활용해, 산소가 필요한 산화물 반도체 쪽으로는 이동을 허용하고 산화되면 안 되는 전극 쪽으로는 이동을 억제했다.
 
그 결과 연구팀은 산화물 VCT 분야에서 세계 최고 수준의 전류 흐름과 데이터 유지 시간을 달성했다. 소자에 1000만회(10⁷) 이상의 동작 스트레스를 가한 뒤에도 문턱전압 변화는 50밀리볼트(mV) 이하에 그쳐 높은 동작 안정성도 확인했다. 연구팀은 여기에 더해 기존 실리콘 기반 CMOS 반도체와 새로운 산화물 반도체를 결합하는 기술도 구현해 시스템 성능을 평가했다.
 
이번 기술은 메모리와 프로세서가 분리돼 있어 연산 시마다 데이터를 주고받아야 하는 기존 구조의 한계를 넘어, 메모리 내부 또는 인접한 곳에서 연산까지 수행하는 컴퓨트 인 메모리(CIM) 기술의 성능을 높이는 데 활용될 것으로 예상된다.
 
권지민 교수는 "고층 건물을 높이 지으려면 층수를 늘리는 것만큼 건물을 안정적으로 만드는 것이 중요하듯, 3차원 반도체도 많이 쌓으면서 안정적으로 작동하게 만드는 것이 핵심"이라며 "이번 기술은 AI 연산 속도를 높이면서 전력 소모는 줄이는 차세대 메모리 반도체 개발을 앞당길 것으로 기대한다"고 말했다.
 
이번 연구에는 카이스트 구현호 연구원이 제1저자로, 이용우·정학순 박사와 권지민 교수가 교신저자로 참여했다. △UNIST △연세대학교 △한국화학연구원 △서울과학기술대학교 △서울대학교 연구진도 공동 연구에 참여했다.
 
연구 결과는 재료과학 분야 국제학술지 '어드밴스드 펑셔널 머티리얼즈'에 5월 20일 게재됐으며, 학술적 중요성과 독창성을 인정받아 표지 논문으로 선정됐다.