시범가동 튼 삼성 테일러 팹, 본양산 앞두고 '2나노 수율 검증' 총력전

2나노·3D 패키징 강화…수율 70%대 안착

테슬라·Arm 등 빅테크 맞춤형 AI 칩 겨냥

월 5만 장 캐파 확보…퀄 테스트 통과 사수

삼성전자의 미국 텍사스주 테일러팹 [사진=삼성전자]

삼성전자 파운드리(반도체 위탁생산)의 미국 텍사스주 테일러 팹 일부 라인이 시범 가동에 본격 돌입했다. 시제품 제작을 위한 테스트 웨이퍼 투입이 개시되면서 현지 첨단 생산 체제 구축이 가시권에 들어섰다는 분석이다.

13일 외신과 업계에 따르면 삼성전자 테일러 팹은 이달 들어 시범 라인을 가동하며 본격적인 공정 최적화 및 안착 작업에 착수했다. 현재 일부 라인이 시범 구동되며 테스트 웨이퍼가 투입되고 있는 것으로 알려졌다.

다만 전체 라인 기준의 공식적인 시범 가동은 3분기 내에서 연내 목표로 미뤄졌다. 설비 셋업과 시범 운영을 통해 초기 수율을 최대한 끌어올린 뒤 내년 초 본양산 시점에 맞춰 완벽한 공급 체계를 구축하려는 포석으로 해석된다.

테일러 팹은 당초 4나노 위주의 범용 라인으로 구상됐다. 하지만 인공지능(AI) 반도체 시장이 급성장하며 초미세 선단 공정 수요가 늘자 삼성전자는 수율이 안정화된 2나노 게이트올어라운드(GAA)와 첨단 3D 패키징 라인을 직접 이식하는 작업에 속도를 내고 있다. 빅테크 고객사의 맞춤형 칩 스펙에 맞춰 공정을 미세 조율하는 작업이 더욱 중요해진 까닭이다.

이에 따라 가동 중인 시범 라인의 핵심 과제는 이미 물량을 확정한 주요 고객사를 대상으로 실제 양산 수율을 입증하고 최종 품질 시험(퀄 테스트)을 통과하는 일로 모인다. 삼성전자는 테슬라의 차세대 AI 칩과 Arm 기반 2나노 맞춤형 AI 칩 관련 협력을 확정하고 수주를 확보한 상태다. 테일러 팹 시범 라인에서 구동된 첫 시제품 테스트 칩이 수율·발열·전력 효율 등에서 고객사의 엄격한 기준을 충족해 연내 본양산으로 연결될지가 사업 반등의 최대 분수령으로 꼽힌다. 

내부 공정 안정성 지표는 양호하다. 업계에 따르면 삼성전자의 4나노 수율은 80% 이상으로 안착한 것으로 전해진다. 과거 20%대에 머물던 2나노 GAA 수율 역시 최근 70% 이상으로 빠르게 개선되며 선단 공정 경쟁력을 확보했다. 테일러 팹의 웨이퍼 생산 능력(CAPA)은 월 5만 장 수준으로 대만 TSMC(월 8만 장)에 근접한 규모다. 2나노 수율 안정화가 담보된다면 빠르게 수익성 개선으로 이어질 수 있다는 평가다.

다만 기술 경쟁력 확보에도 불구하고 글로벌 파운드리 시장 내 상·하방 압박이 지속되는 양상이다. 시장조사업체 트렌드포스에 따르면 올 2분기 기준 삼성전자 파운드리 점유율은 5.9%로 1위 TSMC(72.5%)와의 격차가 벌어졌다. 3위 중국 SMIC(5.4%)가 2분기 매출을 전 분기 대비 20% 끌어올리며 0.5%포인트 차로 턱밑까지 추격하는 상황이다.

업계 관계자는 "4나노 수율 80% 달성과 2나노 GAA 수율의 70%대 개선은 공정이 안정화 단계에 진입했음을 보여주는 지표"라며 "빅테크 맞춤형 칩의 퀄 테스트 통과로 양산성을 입증해 낸다면  파운드리 성장세를 이끌어낼 실질적인 모멘텀이 될 것"이라고 진단했다.