DGIST 차세대반도체융합연구소, 반도체 설계검증 인프라 활성화 사업 선정

반도체 실무형 설계·공정 인력양성 수행

5년간 반도체 설계인력 양성 지원

DGIST 차세대반도체융합연구소가 ‘2023년도 반도체 설계검증 인프라 활성화 사업’의 공동 연구개발기관으로 선정됐다. [사진=디지스트]

DGIST 차세대반도체융합연구소가 과학기술정보통신부(이하 ‘과기정통부’)와 한국연구재단이 주관하는 ‘2023년도 반도체 설계검증 인프라 활성화 사업’의 공동 연구개발기관으로 선정됐다.
 
DGIST는 반도체 실무형 설계·공정 인력 양성 기관으로 선정되어 향후 5년간 총 127.5억원의 사업비를 지원받아 반도체 설계인력양성을 위한 6인치 Si CMOS 설계검증 플랫폼 및 멀티 프로젝트 웨이퍼(이하 ‘MPW’) 기술 개발을 지원하게 된다.
 
이번 사업은 △6인치 0.5 ㎛ Si CMOS 기반 MPW 설계검증 서비스 제공 및 플랫폼 구축 △반도체 공공팹(FAB)의 노후‧공백 장비 보강 △공공팹 연계시스템 및 인프라 네트워크 구축을 바탕으로 반도체 설계인력 대상 6인치 CMOS 공정 기반 MPW 제작 및 측정 지원 관련 팹 인프라 고도화를 최종 목표로 하고 있다.
 
사업 규모는 5년간 총 470억원으로 주관 연구개발기관은 한국전자통신연구원이며, DGIST, 서울대학교, 국가나노인프라협의체가 공동 연구개발기관으로 참여한다.

 
또한, 차세대반도체융합연구소는 DGIST의 반도체 연구역량(최첨단 나노팹인프라, 우수 연구인력 등)을 결집한 나노인프라 지역 거점 연구소이다. 이번 사업을 통해 반도체 설계 분야에서 학부생과 대학원생에게 팹을 활용한 설계검증 서비스를 제공하고, CMOS 공정 장비 고도화 및 팹 연계 추진을 통해 학교, 연구기관 등 개별화된 생태계 간의 협업 활성화를 통한 전문 엔지니어를 발굴할 예정이다.
 
나아가 국내 반도체 생태계의 기술 인력 공급의 취약성을 극복하여 협업과 융합에 따른 반도체 설계기술, 소자 기술, 공정 장비 기술을 균형 있게 발전시키는데 주요 역할을 수행하고자 한다.
 
DGIST 차세대반도체융합연구소 이명재 소장은 “이번 사업을 통해 설계/공정 디자인과 연구용 파운드리를 연계한 MPW 지원과 플랫폼을 구축하여 국가 나노인프라 권역허브로서 사회적·공익적 역할을 수행하고자 한다”라고 밝혔다.